SE I 3 MM 3

PTO/SB/21 (08-00)
Approved for use through 10/31/2002. OMB 0651-0031
U.S. Patent and Trademark Office: U.S. DEPARTMENT OF COMMERCE espend to a collection of information unless it displays a valid OMB control number.

U.S. Patent and Trademark Office: U.S. DEPARTMENT OF COMMERCE rk Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

TRANSMITTAL FORM

(to be used for all correspondence after initial filing)

Total Number of Pages in This Submission 3

Application Number	10/604,472	
Filing Date	07/23/2003	
First Named Inventor	Shih-Huang Huang	-
Group Art Unit		-
Examiner Name		
Attorney Docket Number	MTKP0052USA	

		ENCLOSURES (che	ck all that apply)			
Fee Transmittal For	m	Assignment Papers (for an Application)	After Allowance Communication to Group			
Fee Attached	i	Drawing(s)	Appeal Communication to Board of Appeals and Interferences			
Amendment / Reply	,	Licensing-related Papers	Appeal Communication to Group (Appeal Notice, Brief, Reply Brief)			
After Final		Petition	Proprietary Information			
Affidavits/de	daration(s)	Petition to Convert to a Provisional Application	Status Letter			
Extension of Time R	Request	Power of Attorney, Revocation Change of Correspondence Address	Other Enclosure(s) (please identify below):			
Express Abandonm	ent Request	Terminal Disclaimer Request for Refund				
Information Disclose		CD, Number of CD(s)				
Certified Copy of Pr Document(s)	iority	Remarks				
Response to Missin Incomplete Applicat						
	Missing Parts R 1.52 or 1.53					
under 37 CFI	K 1.52 01 1.55					
	SIGNATU	RE OF APPLICANT, ATTORNEY, (OR AGENT			
Firm or Winston Hsu, Reg. No.: 41,526 Individual name						
Signature	h	Winton Va				
Date	8,	14/2003				
		CERTIFICATE OF MAILING				

Burden Hour Statement: This form is estimated to take 0.2 hours to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.

Date

I hereby certify that this correspondence is being deposited with the United States Postal Service with sufficient postage as first class

mail in an envelope addressed to: Commissioner for Patents, Washington, DC 20231 on this date:

Typed or printed name

Signature

SEP 3 7013 SEP 13 7013 SEP 13

PTO/SB/17 (01-03)
Approved for use through 04/30/2003. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
to a collection of information uples; it displays a valid OMB control purple.

U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
Under the Part and Trademark Office; U.S. DEPARTMENT OF COMMERCE
Under the Part and Trademark Office; U.S. DEPARTMENT OF COMMERCE
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE

FEE TRANSMITTAL				L	Complete if Known									
FE		IL		PIVII I I /	~ L		Application Number 10/604,4			,472				
	4	or	FY 2	003		Filing Date 7/23/2			7/23/20	03				
F#aati					oion	F	First I	Named	inver	itor	Shih-H	uang Huan	g	
Effective	01/01/20	JUS. Pa	tent rees are su	bject to annual revi	sion.	4	Exam	iner N	ame			*		
Applicant	t claims	small	entity status.	See 37 CFR 1.27		_ t	Art Ur	nit						
TOTAL AM	OUNT (OF PA	YMENT	(\$) 0.00		ŀ		ey Do	cket N	lo.	МТКРО	052USA		
METLIC	OD OF	PAVA	MENT (check	all that annivi	7				==	=		TION (con	tinued)	
					┪	_	DDIT	ONAL			LCOLA	TION (CON	unueu)	
Check	Credit	card	Money Order	Other No			DDITI Entity			3				
Deposit A	ccount:				Fe				Fee		Fee	Description	•	
Deposit Account	50-08	01		Ì	1	0de 151			(\$) SE	O.,		- ·		Fee Paid
Number L Deposit)51)52	130 50	2051 2052			-	e filing fee or o e provisional fi		\vdash
Account Name	North A	meric	a International	Patent Office						cover	sheet	•	g ice di	\vdash
The Commission	oner is a	uthoriz	المسبا		10)53	130	1053			English spo ling a requi		to roovamination	
Charge fee(s	•		L	dit any overpaymen	15	312 304	2,520 920*	1812	-		_	est for ex pan dication of SIF	te reexamination ≀ prior to	\vdash
=				ency of this applica	tion 16	,04	920	1004	<i>9</i> 20		iner action		יטויטויע י	<u> </u>
Charge fee(s to the above-ide	•		w, except for th	e filing fee	16	305	1,840*	1805	1,840*		esting pub	olication of SII	Rafter	
110 ADOVE-10E			LCULATION		 12	251	110	2251	55			 eply within firs	t month	
1. BASIC FIL			LOULATION		12	252	410	2252	205	Exte	nsion for n	eply within se	cond month	
argo Entity Sr	mall Enti	ty	_	_		253	930	2253	465	Exte	nsion for n	eply within thi	rd month	
	ee Fee	E	e Description	Fee Pai	d 12	254	1,450	2254	725	Exte	nsion for n	epty within fou	arth month	
, ,	2001 37	5	Utility filing fee		¬ 12	255	1,970	2255	985	Exte	nsion for n	eply within fift	h month	
1002 330 2	2002 16	5	Design filing fee	·	- 14	Ю1	320	2401	160	Notic	e of Appe	al		
1003 520 2	2003 26	0	Plant filing fee			102	320	2402			-	support of an	appeal	┝──┤
1	2004 37		Reissue filing fe		I I	103	280	2403			est for ora	_		
1005 160	2005 8		Provisional filing		= 1	151 152	1,510	1451 2452					se proceeding	\vdash
	_	SU	BTOTAL (1)	(\$) 0.00	_1 1		1,300	2452				re - unavoidat		\vdash
2. EXTRA C	LAIM F	EES	FOR UTILIT	Y AND REISS	UFI		1,300	2501				/e - unintentio : (or reissue)	mal	
		E	xt <u>ra Claim</u> s	Fee from Fee Pa		502	470	2502			gn issue fe			
Total Claims		-20**			⊒ 15	603	630	2503			t issue fee			
Independent Claims Multiple Dependent	لــــا	- 3** :	╸┖╌╌╴╳┞	‡	╣	160	130	1460	130	Petit	ions to the	Commission	er	
Multiple Depend	aent		L] =[18	307	50	1807	7 50	Proc	essing fee	under 37 CF	R 1.17(q)	
Large Entity Fee Fee		ntity Fee	Fee Descrip	tion	18	306	180	1806					isclosure Stmt	<u> </u>
Code (\$)	Code	(\$)	-		80	21	40	8021	1 40	Reco	ording each	n patent assig number of pr	nment per	[[
1202 18	2202		Claims in exce		18	309	750	2809	375	Filing	g a submis	sion after fina		
1201 84 1203 280	2201 2203	42 140	•	aims in excess of 3 dent claim, if not pa	1	140	750	2042		,	CFR 1.129	` ''	- 4 h	├──┤
1203 280	2203			ependent claims	"" ¹⁸	310	750	2810	3/5			onal inventior CFR 1.129(b)		<u> </u>
.207 04	2204	74	over original		1	801	750	2801	375	Rec	quest for C	ontinued Exa	mination (RCE)	<u> </u>
1205 18	2205	9	** Reissue clair	ms in excess of 20	18	302	900	1802	900		quest for e design ap	xpedited exam	nination	
•			_		┑┃ℴ	her	fee (sp	ecify)				pau011		
**or number	pravious		'OTAL (2) if greater: For R	(\$) 0.00 eissues, see above	┸╢╌		uced by		Filing F	ee Pa	id e	SUBTOTAL	(3) (\$) 0.00	
		, paiu,	n greater, FULK	organica, and above		_			==	=				
Name (Print/Type		Winet	on Hsu			F	Registra	tion No	. 44	526		(Complete (886289237350	
	<u>"</u>	771131			-		Attorney/		41	526			000203231330	3760
Signature			ν	1/1/1/1	21.2	_	7/7	4	~ ~			Date		112/10

WARNING: Information on this form may become public. Credit card information should not be included on this form. Provide credit card information and authorization on PTO-2038.

This collection of information is required by 37 CFR 1.17 and 1.27. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, Washington, DC 20231.



PTO/SB/02B (11-00)
Approved for use through 10/31/2002. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.


DECLARATION — Supplemental Priority Data Sheet

Additional foreign applications:									
Prior Foreign Application Number(s)	Country	Foreign Filing Date (MM/DD/YYYY)	Priority Not Claimed	Certified Copy Attached? YES NO					
092106411	Taiwan R.O.C	03/21/2003							
	!								
		·							

Burden Hour Statement: This form is estimated to take 21 minutes to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.







INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,

其申請資料如下:

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日: 西元 2003 年 03 月 21 日

Application Date

申 請 案 號: 092106411

Application No.

申 請 人:聯發科技股份有限公司

Applicant(s)

局 長

Director General

蔡練生

發文日期: 西元2003 年 5 月5 日

Issue Date

發文字號: 09220438070

Serial No.



申請日期:申請案號:		IPC分類
(以上各欄		發明專利說句.
	中文	單一位元線半導體記憶元件之感測電路
發明名稱	英文	SENSE OUT CIRCUIT FOR SINGLE-BITLINE SEMICON. V DEVICE
	姓 名 (中文)	1. 黄世煌
=	姓 名 (英文)	1. Huang, Shih-Huang
發明人(共1人)	國籍(中英文)	1. 中華民國 TW 1. 新竹市東南街二一○巷一弄二十二號
	住居所(中文)	1. No. 22, Lane 210, Tung-Nan St., Hsin-Chu City, Taiwan, R.O.C.
	住居所 (英文)	
	姓 名 (中文)	1. 聯發科技股份有限公司
	姓 名 (英文)	1. MediaTek Inc.
Ξ.	(+ + × /	1. 中華民國 TW
申請人(共1人)	(營業所) (中 文)	
	(營業所) (英 文)	1.1F, No. 13, Innovation Road 1, Science-Based Industrial Park, Hsin-Chu City, Taiwan, R.O.C.
	代表人(中文)	1. 蔡明介
	代表人 (英文)	1.Tsai, Ming-Kai

申請日期申請案號		IPC分類
(以上各欄	由本局填	發明專利說明書
. —	中文	單一位元線半導體記憶元件之感測電路
發明名稱	英文	SENSE OUT CIRCUIT FOR SINGLE-BITLINE SEMICONDUCTOR MEMORY DEVICE
	姓 名(中文)	1. 黄世煌
=	姓 名 (英文)	1. Huang, Shih-Huang
發明人 (共1人)	國 籍 (中英文)	1. 中華民國 TW
	住居所(中 文)	1. 新竹市東南街二一〇巷一弄二十二號
	住居所(英文)	1. No. 22, Lane 210, Tung-Nan St., Hsin-Chu City, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	1. 聯發科技股份有限公司
	名稱或 姓 名 (英文)	1. MediaTek Inc.
=	國 籍 (中英文)	1. 中華民國 TW
申請人(共1人)	住居所 (營業所) (中 文)	1. 新竹市新竹科學工業園區創新一路13號1F (本地址與前向貴局申請者相同)
	住居所 (營業所) (英 文)	1.1F, No. 13, Innovation Road 1, Science-Based Industrial Park, Hsin-Chu City, Taiwan, R.O.C.



1. 蔡明介

1.Tsai, Ming-Kai

代表人 (中文)

代表人 (英文)

四、中文發明摘要 (發明名稱:單一位元線半導體記憶元件之感測電路)

伍、(一)、本案代表圖為:第 2 圖 (二)、本案代表圖之元件代表符號簡單說明: 30 感測電路 32 第一預先充電模組

六、英文發明摘要 (發明名稱:SENSE OUT CIRCUIT FOR SINGLE-BITLINE SEMICONDUCTOR MEMORY DEVICE)

A sense out circuit for sensing logic data. A memory cell is electrically connected to a bit i.ne. The sense out circuit contains a first pre-charging module electrically connected to the bit line, for pre-charging the bit line; a selecting module electrically connected between the bit line and a first data line, for transmitting signals and for isolating





四、中文發明摘要 (發明名稱:單一位元線半導體記憶元件之感測電路)



34	選	擇	模	組
----	---	---	---	---

50 記憶體單元陣列

38 第一電壓維持模組

42 第三預先充電模組

46 波形整形模组

54 \ 58 \ 76

56, 60

62 64

66 68 70 72

74 第四預先充電模組

36 第二預先充電模組

52 記憶體單元

40 隔離模組

44 第二電壓維持模組

PMOS電 晶 體

NAND邏 輯 閘

反向器

NMOS電 晶 體

六、英文發明摘要 (發明名稱: SENSE OUT CIRCUIT FOR SINGLE-BITLINE SEMICONDUCTOR MEMORY DEVICE)

capacitances; a second pre-charging module electrically connected to the first data line, for pre-charging the first data line; a first keeper electrically connected to the first data line, for maintaining the signal on the first data line at a high voltage level; a isolating module electrically connected between the first data line and a second data line, for



四、中文發明摘要 (發明名稱:單一位元線半導體記憶元件之感測電路)

六、英文發明摘要 (發明名稱:SENSE OUT CIRCUIT FOR SINGLE-BITLINE SEMICONDUCTOR MEMORY DEVICE)

transmitting signals and for isolating capacitances; and a third pre-charging module e ectrically connected to the second data line, for pre-charging the second data line.



一、本案已向			
國家(地區)申請專利	申請日期	案號	主張專利法第二十四條第一項優先格
		無	
二、□主張專利法第二十	- 五條之一第一項優	-	
申請案號:		無	
	刂法第二十條第一項	頁□第一款但書或	□第二款但書規定之期間
日期:			
四、□有關微生物已寄存	序於國外:		
寄存國家: 寄存機構:		無	
寄存日期: 寄存號碼:			
□有關微生物已奇? 寄存機構:	序於國內(本局所指	足之句仔機構儿	
寄存日期:		無	
寄存號碼:	易於獲得,不須寄存	•	


五、發明說明(1)

發明所屬之技術領域

本發明提供一種感測電路 (Sense Out Circuit), 尤指一種使用於一單一位元線之半導體記憶元件、且包含有一電壓維持模組 (Keeper)之感測電路。

先前技術





五、發明說明 (2)

記憶體應用之領域非常廣泛,除了於一般個人電腦中發揮作為資料儲存裝置的功能之外,隨著資訊科技產業的日漸成熟,上述之各式各樣的記憶體均被大量地運用於如筆記型電腦、個人數位助理(Personal Digital Assistant, PDA)、行動電話、數位照相機等的電子產品當中,以作為上述各種電子產品儲存數位資料的工具。

一般來說,設置於一電子產品中之記憶體會依照該電子產品之控制訊號來進行下列數種主要之操作模式,即為人模式(Write Mode or Program Mode)、消除模式(Erase Mode)、及讀取模式(Read Mode)。其中於寫世,該電子產品會依照上述控制訊號之指示將模式中,該電子產品會依照上述控制訊號之指示將模式中,該電子產品會依照上述控制訊號之指示將懷土述控制,該電子產品則會依照上述控制訊號之指於該記憶體中特定之儲存位址中所儲存之數位資料予以清除;而於該記憶體中特定之儲存位址中所儲存之數位資料讀取出來。

在一記憶體當中,通常包含有一感測電路(Sense Out Circuit or Sensing Amplifier),電連接於該記憶體中用來儲存數位資料之記憶體單元陣列,以依照控制訊號之指示將該記憶體單元陣列中特定之儲存位址所





五、發明說明 (3)

儲存的資料讀取出來。在1998 Symposium on VLSI Circuits Digest of Technical Papers第 158~ 161頁中即揭露了一感測電路之架構,請參閱圖一,圖一中顯示習知技術之單一位元線唯讀記憶體(Single Bit Line ROM)的感測電路之電路圖。於圖一中,該唯讀記憶體包含有一感測電路 10及一記憶體單元陣列 20,其中記憶體單元陣列 20包含有複數個記憶體單元 22,記憶體單元 22之位址係經由複數條字元線(Word Line)WL~Wln及複數條位元線 BL~BLm來定義,亦即每一條字元線及每一條位元線之交叉處均具有一記憶體單元 22電連接至該字元泉及該位元線。於圖一中,記憶體單元 22億為一 NMOS電晶體,其汲極電連接於該位元線,其間極電連接於該字元線,而其源極則接地。

接下來將以上述之位元線BL~BLm中之其中一條為例(例如位元線BL)進行說明,位元線BL係電連接於感測電路10,感測電路10包含有一第一預先充電模組12,電連接於位元線BL1,用來對位元線BL進行預先充電,此處第一預先充電模組12為一NMOS電晶體,其汲極電連接於位元線BL1,其閘極電連接於一控制訊號Y1b,其源極則接地,用來將位元線BL預先充電至0V;一選擇模組14,電連接於位元線Y1b及一資料線DL之間,用來依據互相之控制訊號Y1及Y1b股一資料線DL之間,用來依據互別人,此處選擇模組14係為由一NMOS電晶體及一PMOS電晶





五、發明說明 (4)

體所組成之傳輸閘(Transmission Gate),並由控制訊號 Y1及 Y1 b控制其開閉;一第二預先充電模組 16,用來對資料線 DL進行預先充電,此處第二預先充電模組 16為一PMOS電晶體,其汲極電連接於資料線 DL,其閘極電連接於一控制訊號 PRE,其源極則電連接於一電源供應電壓 VDD,用來將資料線 DL預先充電至 VDD;以及一感測門鎖模組 18,如圖一所示,電連接於資料線 DL,用來感測資料線 DL上之數位訊號並門鎖該數位訊號以於一輸出訊號線 OUT上產生一輸出訊號。

(請注意,於上一段中雖僅以一條位元線 BL為例說明,但是於實際應用中通常會有複數條位元線分別透過選擇模組 14電連接於同一條資料線 DL上,如圖一所示。

接下來將說明圖一中該唯讀記憶體利用感測電路 10 讀取資料的流程。當該唯讀記憶體欲讀取記憶體單元陣列 20中所儲存之數位資料時,其控制單元(未顯示於圖一中)會利用控制訊號控制第一預先充電模組 12以將與所欲讀取之位址相對應之位元線 (例如位元線 BL₁) 預先充電至 0V,再利用控制訊號 Y1及 Y1b開啟選擇模組 14。接下來,再利用控制訊號 PRE控制第二預先充電模組 16以將資料線 DL及位元線 BL預先充電至 V_{DD}。最後,其控制單元會將高電位輸入至與所欲讀取之位址相對應之字元線(例如字元線 WL₁),以將被選取之記憶體單元 22(此時





五、發明說明 (5)


為字元線 WL及位元線 BL之交叉處的記憶體單元 22) 中所儲存之數位資料,透過位元線 BL₁、資料線 DL、及感測鬥鎖模組 18輸出至輸出訊號線 OUT。

然而,圖一中之感測電路10卻具有以下重大的缺 陷。首先,當記憶體單元22中所儲存之數位資料為邏輯 值 "O"時,記憶體單元 22係被程式化於低臨界電壓(Low Threshold Voltage)的狀態,此時若欲將此一記憶體單 元 22中所儲存之邏輯值"0"讀取出來的話,被選取的位元 線BL及資料線DL必須先被充電至Von,再經由被開啟之記 尨 體單元 22連接至地的路徑放電至 OV, 才能完成讀取的 動作。由於位元線 BL條電連接於十分大量的記憶體單元 22而資料線 DL亦電連接於許多的選擇模組 14,因此位元 線BL及資料線DL均因具有十分長之佈局圖形而代表著非 常大的寄生電容。故於讀取邏輯值 "0"的過程當中,不論 是第二預先充電模組16或者是被選取之記憶體單元22均 須對位元線BL及資料線DL之龐大電容充放電,而這將造 成該唯讀記憶體讀取資料的速度受到很大的限制。同時 對位元線BL及資料線DL之龐大電容進行充放電,亦將造 成十分大量的動態功率 (Active Power) 消耗。

發明內容

因此本發明之主要目的在於提供一種使用於一單一






五、發明說明 (6)

位元線之半導體記憶元件、且包含有一電壓維持模組(Keeper)之感測電路,以解決上述習知的問題。

根據本發明之申請專利範圍,係揭露一種一種半導 體記憶元件之感測電路,用來感測該半導體記憶元件之 記憶體單元中所儲存之邏輯資料,該記憶體單元係電連 接於一位元線,該感測電路包含有一第一預先充電模 組,雷連接於該位元線,用來對該位元線進行預先充 電;一選擇模組,電連接於該位元線及一第一資料線之 間 , 用 來 依 據 一 第 一 控 制 訊 號 將 該 位 元 線 之 訊 號 傳 送 至 該第一資料線,並隔離該位元線及該第一資料線之電 容;一第二預先充電模組,電連接於該第一資料線,用 來對該第一資料線進行預先充電;一第一電壓維持模 組,電連接於該第一資料線,用來於該記憶體單元中儲 存邏輯值 "1"時,將該第一資料線之訊號維持於高電壓準 位;一隔離模組,電連接於該第一資料線及一第二資料 線之間,用來依據一第二控制訊號將該第一資料線之訊 號傳送至該第二資料線,並隔離該第一資料線及該第二 資料線之電容;以及一第三預先充電模組,電連接於該 第二資料線,用來對該第二資料線進行預先充電

本發明之感測電路利用一選擇模組及一隔離模組之設計,於該記憶體單元中儲存邏輯值 "1"時,將一位元線及一第一資料線之間之寄生電容、以及該第一資料線及





五、發明說明 (7)

一第二資料線之間之寄生電容隔離開來,並利用一電壓維持模組將資料線上之訊號維持於高電壓準位,如此則資料線上之寄生電容效應將不似習知技術之感測電路一般龐大,進而能夠減少讀取資料所須之時間。

實施方式

請參閱圖二,圖二中顯示本發明之單一位元線半導體記憶元件的感測電路 30及一記憶體單元陣列 50, 其中記憶體單元陣列 50係與上述習知技術之圖一中數個 12, 記憶體單元陣列 50色含有複數係 20相同,記憶體單元 52, 記憶體單元 52, 記憶體單元 52, 記憶體單元 52, 記憶體單元 52, 記憶體單元 52, 記憶體單元 52 條及每一條位元線之交叉處均具有一記憶體單元 52電接至該字元線及該位元線。於圖二中記憶體單元 52 億為一 NMOS電晶體,其汲極電連接於該字元線,而其源極則接地。

接下來將以上述之位元線 BL~ BLm中之其中一條為例 (例如位元線 BL₁) 進行說明。於圖二中,位元線 BL係電連接於感測電路 30, 感測電路 30包含有一第一預先充電模組 32, 電連接於位元線 BL₁, 用來對位元線 BL進行預先充電;一選擇模組 34, 電連接於位元線 BL及一第一資





				•
				•
			•	•
				•
				•
				-
	•			•
				~
				•

五、發明說明 (8)

料線DL之間,用來依據一第一控制訊號YI將位元線BL之訊號傳送至第一資料線DL1,並隔離位元線BL及第一資料線DL之電容;一第二預先充電模組36,電連接於第一資料線DL1,用來對第一資料線DL進行預先充電;一第一審上,與其一個大學的工作。如此,用來於所欲讀取之記憶體單元52中儲存邏輯值 "1"時,將第一資料線DL之記號維持於高電壓準位;一隔離模組40,電連接於第一資料線DL及一第二資料線DL之間,用來依據一第二控制訊號SAIB將第一資料線DL之間,用來依據一第二控制訊號SAIB將第一資料線DL之記號傳送至第二資料線DL2,並隔離第一資料線DL及第二資料線DL之電容;以及一第三預先充電模組42,電連接於第二資料線DL2,用來對第二資料線DL進行預先充電。

請注意,於先前段落中雖僅以一條位元線 BL為例說明,但是於實際應用中通常會有複數條位元線分別透過選擇模組 34電連接於同一條第一資料線 DL上,如圖二所示。

如圖二所示,於本實施例中,第一預先充電模組 32 係為一 NMOS電晶體,其汲極電連接於位元線 BL1,其 開極電連接於第一控制訊號 Y1之反相訊號 Y1b,其源極則接地,第一預先充電模組 32會依據第一控制訊號 Y1之反相訊號 Y1b之控制而開啟以對位元線 BL進行預先充電。選擇模組 34為一 NMOS電晶體,其汲極電連接於第一資料線






五、發明說明 (9)

又如圖二所示,於本實施例中,第一電壓維持模組 38則包含有一 PMOS電晶體 54,其源極電連接於電源供應電壓 V_{DD} ,其汲極電連接於第一資料線 DL_1 ;以及一 NAND邏輯 閘 56,包含有二輸入端及一輸出端,該二輸入端電連接於第一資料線 DL_1 ,該輸出端電連接於 PMOS電晶體 54之 閘極。於如上述之第一電壓維持模組 38的組態下,當位於第一資料線 DL止之訊號為一較接近電源供應電壓 V_{DC} 電壓值時,由於 NAND邏輯 閘 56會將此一電壓值判斷為邏輯值 "1",故 NAND邏輯 閘 56全輸出端會輸出邏輯值 "0" (即 0V),而 PMOS電晶體 54則會因此開啟,使得電源供





五、發明說明 (10)

為了使本發明之感測電路 30讀取資料之速度更快,感 測電路 30亦可另包含有一第二電壓維持模組 44及一波形整形模組 (Waveform Reshape Module) 46,如圖二所示。其中第二電壓維持模組 44係電連接於第二資料線 DL 2,用來於所欲讀取之記憶體單元 52中儲存邏輯值 "1"時,將第二資料線 DL之訊號維持於高電壓準位。而波形整形模組 46則電連接於第二資料線 DL 2,用來感測第二資料線 DL 2,用來感測第二資料線 DL 2 和 號 以於一輸出訊號線 OUT產生一輸出訊號。

如圖二所示,於本實施例中,第二電壓維持模組 44 之組態及功能係與第一電壓維持模組 38相同,包含有一 $P^{\text{M}}OS$ 電晶體 58,其源極電連接於電源供應電壓 V_{DD} ,其汲極電連接於第二資料線 DL_2 ; 以及一 NAND邏輯閘 60,包含有二輸入端及一輸出端,該二輸入端電連接於第二資料線 DL_2 ,該輸出端電連接於 PMOS電晶體 58之閘極。於如上





			٠
			-
			•
			•
			•
			•
			•
			-
			-

五、發明說明 (11)

又如圖二所示,於本實施例中,波形整形模組 46包含有一第一反向器 62,包含有一輸入端及一輸出端,第一反向器 62之輸入端電連接於第二資料線 DL2; 一第二反向器 64,包含有一輸入端及一輸出端,第二反向器 64之輸出號線 OUT; 一第一 NMOS電晶體 66,其汲極電連接於第二資料線 DL2,其間極電連接於第二反向器 64之輸出端;以及一第二 NMOS電晶體 68,其汲極電連於輸出訊號線 OUT,其間極電連接於第一反向器 62之輸出端。於如上述之波形整形模組 46的組態下,當波形整形模組 46被致能 (Enable) 時,其會感測位於第二資料線 DL2上之訊號,而經由波形整形模組 46中由二反向器





五、發明說明 (12)

62、64及二 NMOS電晶體 66、68所組成之電路組態,於輸出訊號線 OUT上產生相對應於所欲讀取之記憶體單元 52中所儲存之數位資料的輸出訊號。

請注意,依據電路設計上之需要,波形整形模組 46 亦可包含有一第三 NMOS電晶體 70, 其汲極電連接於第一 NMOS電 晶 體 66之 源 極 , 其 閘 極 電 連 接 於 一 第 三 控 制 訊 號 SAE, 其源極則接地; 以及一第四 NMOS電晶體 72, 其汲極 電 連 接 於 第 二 NMOS電 晶 體 68之 源 極 , 其 閘 極 電 連 接 於 第 三 控 制 訊 號 SAE,其 源 極 亦 接 地 。 此 處 第 三 NMOS電 晶 體 70 及 名 四 NMOS電 晶 體 72之 功 能 係 在 於 依 據 第 三 控 制 訊 號 SAE 來開啟及關閉其通道,以使波形整形模組 46致能 (Enable)及失能(Disable),换句話說,第三及第四 NMOS電 晶 體 70、 72係 用 來 控 制 波 形 整 形 模 組 46功 能 之 啟 動。波形整形模組 46亦可包含有一第四預先充電模組 74, 電 連 接 於 輸 出 訊 號 線 OUT, 用 來 對 輸 出 訊 號 線 OUT進 行預先充電,此處第四預先充電模組 74為 - PMOS電晶 體 , 其 汲 極 電 連 接 於 輸 出 訊 號 線 OUT, 其 閘 極 電 連 接 於 第 二控制訊號SAIB,其源極則電連接於電源供應電壓 V DD, 第四預先充電模組 74會依據第二控制訊號 SAIB之控制而 開 蛟 以 對 輸 出 訊 號 線 OUT進 行 預 先 充 電 。

最後,如圖二所示,波形整形模組 46另包含有一 PMOS電晶體 76,其汲極電連接於輸出訊號線 OUT,其閘極





五、發明說明 (13)

電連接於第二電壓維持模組 4 4之 NAND邏輯 閘 6 0之輸出端,其源極則電連接於電源供應電壓 V DD。於此一組態下,當位於第二資料線 DL L上之訊號為一較接近電源供應電壓 V DD。電壓值時,由於 NAND邏輯 閘 6 0 全輸出端會輸出邏輯值 "1",故 NAND邏輯 閘 6 0 之輸出端會輸出邏輯值 "0"(即 0 V),而 PMO S電晶體 7 6 則會因此開啟,使得電源供應電壓 V DD會持續透過 PMO S電晶體 7 6 之通道對輸出訊號線 OUT進行充電,而使輸出訊號線 OUT上之訊號趨近於 V DD而維持於高電壓準位。而當位於第二資料線 DL L上之訊號為一較接近接地值 (0 V)之電壓值時,由於 NAND邏輯 閘 6 0 會將此一電壓值判斷為邏輯值 "0",故 NAND邏輯 閘 6 0 之輸出端會輸出邏輯值 "1"(即 V DD),而 PMO S電晶體 7 6 則會因此關閉,使得第二電壓維持模組 4 4 不會對輸出訊號線 OUT造成任何影響。

接下來請參閱圖二、圖三及圖四以詳細說明本發明之感測電路 30的操作原理,圖三中顯示本發明之感測電路 30於讀取記憶體單元陣列 50中其中一個記憶體單元 52 (例如字元線 WL及位元線 BL之交叉處的記憶體單元 52)中所储存之數位資料 "1"時,圖二中各個控制訊號及訊號線之時序圖,而圖四中則顯示讀取該記憶體單元 52中所储存之數位資料 "0"時之時序圖。圖三及圖四中係分別依序列出第一控制訊號 Y1、第二控制訊號 SAIB、第三控制訊號 SAE、位元線 BL之訊號、第一資料線 DL之訊號、第





			•
			-
			•
			•
			•
			•
			•
			•
			•
			-


五、發明說明 (14)

二資料線DL之訊號、及輸出訊號線OUT之訊號。

請注意,為了說明及比較之方便,於圖三及圖四當中係分別將三個主動之控制訊號 Y1、 SAIB、 SAE放置於同一時間軸上,而將其他被動之訊號 BL₁、 DL₁、 DL₂、 及 OUT 放置於另一時間軸上。而於本實施例中,上述之第一控制訊號 Y1的反相訊號 Y1b由於與第一控制訊號 Y1是互補,故無須列於圖三及圖四中,又字元線 WL之訊號係與第一控制訊號 Y1為同步,故亦不於圖三及圖四中列出。

接下來請參閱圖三以說明本發明之感測電路 30於讀取記憶體單元陣列 50之記憶體單元 52中所儲存之數位資料 "1"時的動作原理,此時該記憶體單元 52係處於高臨界電壓狀態。在開始讀取動作之前,第一控制訊號 Y1為邏輯值 "0"(即 0V),而因此其反相訊號 Y1的為邏輯值 "1",即 V_{DD})、第二控制訊號 SAIB為邏輯值 "0"、第三控制訊號 SAE為邏輯值 "0"、而字元線 WL之訊號係與第一控制訊號 SAE為邏輯值 "0"、而字元線 WL之訊號係與第一控制訊號 同步故為邏輯值 "0"。在此一狀態下,選擇模組 34及隔離模組 40會被關閉,而第一、第二、第三及第四預先充電模組 32、36、42、74則會被開啟,而使得位元線 BL被預井充電至 0V, 且第一資料線 DL_1 、第二資料線 DL_2 、及輸出訊號線 0UT均被預先充電至 V_{DD} 。

當開始讀取動作後,首先第一控制訊號 Y1及字元線





五、發明說明 (15)

WL同時被切換為邏輯值"1",則第一預先充電模組 32會被關閉而選擇模組 34則被開啟,但是由於記憶體單元 52乃處於高臨界電壓狀態故仍保持於關閉狀態,此時位元線 BL上之訊號會開始往上升,然而由於選擇模組 34之作用,位元線 BL上之訊號最多只能到達(V DD V TH)(此處係為選擇模組 34之臨界電壓)。

接下來,第二控制訊號 SAIB將會被切換為羅輯值"1",則第二、第三、第四預先充電模組 36、 42、 74均會被關閉,而隔離模組 40則被開啟,此時由於位於第一資料象 DL及第二資料線 DL上之訊號係小於 V_D 的較接近於 V_D 的,則第一及第二電壓維持模組 38、 44將發揮功用,開始將第一資料線 DL及第二資料線 DL上之訊號逐漸往 V_D 之方向提升,同時由於選擇模組 34及隔離模組 40均處於飽和狀態(Saturation),流過該二者之電流量非常小,而使得選擇模組 34及隔離模組 40表現出大電阻之特性,因而能夠將位元線 BL和第一資料線 DL的電容、以及第一資料線 DL和第二資料線 DL的電容、以及第一資料線 DL和第二資料線 DL的電容隔離開來,如此則位元線 BL上之龐大的寄生電容將不易與第一資料線 DL進行電荷分配,使得第一及第二電壓維持模組 38、 44更能發揮其功能。同樣地,此時第二電壓維持模組 44亦能透過 PMOS電晶體 76之作用而將輸出訊號線 0UT維持在 V_DD 。

最後,當第二資料線DLz上之訊號到達適當之數值





五、發明說明 (16)

後,第三控制訊號將會被切換至邏輯值"1",則波形整形模組 46將由於第三及第四 NMOS電晶體之開啟而開始動作,在透過由二反向器 62、 64及二 NMOS電晶體 66、 68所組成之電路組態的作用後,第二資料線 DL及輸出訊號線 OUT上之訊號將快速地穩定在 VDD,如此則可於輸出訊號線 OUT上讀取出邏輯值"1"之輸出訊號,而完成了資料讀取之動作。當資料讀取完畢後,第一控制訊號 Y1、第二控制訊號 SAIB及第三控制訊號 SAE會依序被切換回邏輯值"0",以準備下一次之資料讀取動作。

接下來請參閱圖四以說明本發明之感測電路 30於讀取記憶體單元陣列 50之記憶體單元 52中所儲存之數位資料 "0"時的動作原理,此時該記憶體單元 52條處於低臨界電壓狀態。在開始讀取動作之前,第一控制訊號 Y1為邏輯值 "0"(因此其反相訊號 Y1b為邏輯值 "1")、第二控制訊號 SAIB為邏輯值 "0"、第三控制訊號 SAE為邏輯值 "0"、而字元線 WL之訊號係與第一控制訊號同步故為邏輯值 "0"、而字元線 WL之訊號係與第一控制訊號同步故為邏輯值 "0"、布第一、第二、選擇模組 34及隔離模組 40會被關閉,而第一、第二、第三及第四預先充電模組 32、36、42、74則會被開啟,而使得位元線 BL被預先充電至 0V,且第一資料線 DL₁、第二資料線 DL₂、及輸出訊號線 OUT均被預先充電至 V_{DD}。

當開始讀取動作後,首先第一控制訊號 Y1及字元線





			•
			•
	•		•
			•
			•
			•
	•		
			٠
			•
			•

五、發明說明 (17)

WL同時被切換為邏輯值"1",則第一預先充電模組 32會被關閉而選擇模組 34則被開啟,由於記憶體單元 52乃處於低臨界電壓狀態故其將被開啟而開始透過其通道對位元線 BL進行放電,此時位元線 BL上之訊號會開始往上升,然而由於選擇模組 34之作用,位元線 BL上之訊號最多只能到達(VDD— VTH)(此處係為選擇模組 34之臨界電壓)。






五、發明說明 (18)

OUT上讀取出邏輯值 "0"之輸出訊號,而完成了資料讀取之動作。當資料讀取完畢後,第一控制訊號 Y1、第二控制訊號 SAIB及第三控制訊號 SAE會依序被切換回邏輯值 "0",以準備下一次之資料讀取動作。

相較於習知技術,本發明之感測電路於讀取邏輯資料"1"時,係利用一選擇模組及一隔離模組將一位元線和一第一資料線的電容、以及該第一資料線和一第二資料線的電容、以及該第一資料線和一第二資料線的電容局離開來,並利用至少一個電壓維持模組之作用以將該資料線上之訊號維持於高電壓準位,而本發明之感測電路於讀取邏輯資料"0"時,則利用該位元線上之龐大寄生電容,使得該第一資料線及該第二資料線上之龍號同步,最後再利用一波形整形模組加快資料感測之速度,而使得本發明之感測電路能具有較習知技術之感測電路為迅速之資料讀取速度。

以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變與修飾,皆屬於本發明專利之涵蓋範圍。





圖式簡單說明

圖示之簡單說明:

圖一為習知之單一位元線唯讀記憶體的感測電路之電路圖。

圖二為本發明之單一位元線半導體記憶元件的感測電路之電路圖。

圖三為圖二中之感測電路於讀取邏輯資料 "1"之時序圖。

圖四為圖二中之感測電路於讀取邏輯資料 "0"之時序

圖示之符號說明:

		· ·	
10	3 0	感 測 電 路	12、32 第一預先充電模組
14	3 4	選擇模組	16、36 第二預先充電模組
18		感 測 閂 鎖 模 組	20、50 記憶體單元陣列
22.	5 2	記憶體單元	38 第一電壓維持模組
40	,	隔離模組	42 第三預先充電模組
44		第二電壓維持模組	46 波形整形模組
54	58	76	PMOS電 晶 體
5.0.	60	NAND邏 輯 閘	62、64 反向器
66.	68.	70 . 72	NMOS電 晶 體
71		第四項 失	



	•
	-
	•
	r
	•

六、申請專利範圍

- 1. 一種半導體記憶元件之感測電路,用來感測該半導體記憶元件之記憶體單元中所儲存之邏輯資料,該記憶體單元係電連接於一位元線,該感測電路包含有:
- 一第一預先充電模組,電連接於該位元線,用來對該位元線進行預先充電;
- 一選擇模組,電連接於該位元線及一第一資料線之間,用來依據一第一控制訊號將該位元線之訊號傳送至該第一資料線,並隔離該位元線及該第一資料線之電容;
- 一第二預先充電模組,電連接於該第一資料線,用來 對該第一資料線進行預先充電;
- 一第一電壓維持模組,電連接於該第一資料線,用來於該記憶體單元中儲存邏輯值"1"時,將該第一資料線之訊號維持於高電壓準位;
- 一隔離模組,電連接於該第一資料線及一第二資料線之間,用來依據一第二控制訊號將該第一資料線之訊號傳送至該第二資料線,並隔離該第一資料線及該第二資料線之電容;以及
- 一第三預先充電模組,電連接於該第二資料線,用 來對該第二資料線進行預先充電。
- 2. 如申請專利範圍第1項所述之感測電路,其中該第一電壓維持模組包含有:
- 一 PMOS電 晶體, 其源極電連接於一電源供應電壓, 其汲



六、申請專利範圍

極電連接於該第一資料線;以及

- 一 NAND邏輯 閘,包含有二輸入端及一輸出端,該二輸入端 電連接於該第一資料線,該輸出端電連接於該 PMOS電晶體之閘極。
- 3. 如申請專利範圍第 1項所述之感測電路,其另包含有一第二電壓維持模組,電連接於該第二資料線,用來於該記憶體單元中儲存邏輯值 "1"時,將該第二資料線之訊號維持於高電壓準位。
- 4 如申請專利範圍第 3項所述之感測電路,其中該第二電壓維持模組包含有:
- 一 PMOS電晶體,其源極電連接於一電源供應電壓,其汲極電連接於該第二資料線;以及
- 一 NAND邏輯閘,包含有二輸入端及一輸出端,該二輸入端電連接於該第二資料線,該輸出端電連接於該 PMOS電晶體之閘極。
- 5. 如申請專利範圍第 4項所述之感測電路,其另包含有一波形整形模組,電連接於該第二資料線,用來感測該 第二資料線之訊號以於一輸出訊號線產生一輸出訊號。
- 6. 如申請專利範圍第 5項所述之感測電路,其中該波形整形模組包含有:



六、申請專利範圍

- 一第一反向器,包含有一輸入端及一輸出端,該第一反向器之輸入端電連接於該第二資料線;
- 一第二反向器,包含有一輸入端及一輸出端,該第二反向器之輸入端電連接於該輸出訊號線;
- 一第一 NMOS電晶體,其汲極電連接於該第二資料線,其間極電連接於該第二反向器之輸出端;以及
- 一第二NMOS電晶體,其汲極電連接於該輸出訊號線,其 閘極電連接於該第一反向器之輸出端。
- 一第三 NMOS電晶體,其汲極電連接於該第一 NMOS電晶體之源極,其閘極電連接於一第三控制訊號,其源極則接地;以及
- 一第四 NMOS電晶體,其汲極電連接於該第二 NMOS電晶體之源極,其閘極電連接於該第三控制訊號,其源極則接地。
- 8. 如申請專利範圍第 5項所述之感測電路,其中該波形整形模組另包含有一第四預先充電模組,電連接於該輸出訊號線,用來對該輸出訊號線進行預先充電。
- 9. 如申請專利範圍第 8項所述之感測電路,其中該第四預先充電模組為一 PMOS電晶體,其汲極電連接於該輸出



		•	
		•	
		•	
		-	
		-	
		•	
		•	
		•	

六、申請專利範圍

訊號線,其閘極電連接於該第二控制訊號,其源極則電連接於一電源供應電壓。

- 10. 如申請專利範圍第 5項所述之感測電路,其中該波形整形模組另包含有一 PMOS電晶體,其汲極電連接於該輸出訊號線,其閘極電連接於該第二電壓維持模組之 NAND 邏輯閘之輸出端,其源極則電連接於一電源供應電壓。
- 11. 如申請專利範圍第 1項所述之感測電路,其中該第一預先充電模組為一 NMOS電晶體,其汲極電連接於該位元終,其閘極電連接於該第一控制訊號之反相訊號,其源極則接地。
- 12. 如申請專利範圍第 1項所述之感測電路,其中該選擇模組為一 NMOS電晶體,其汲極電連接於該第一資料線,其間極電連接於該第一控制訊號,其源極則電連接於該位元線。
- 13. 如申請專利範圍第 1項所述之感測電路,其中該第二預先充電模組為一 PMOS電晶體,其汲極電連接於該第一資料線,其閘極電連接於該第二控制訊號,其源極則電連接於一電源供應電壓。
- 14. 如申請專利範圍第1項所述之感測電路,其中該隔離




六、申請專利範圍


模組為一NMOS電晶體,其汲極電連接於該第二資料線,其閘極電連接於該第二控制訊號,其源極則電連接於該第一資料線。


15. 如申請專利範圍第 1項所述之感測電路,其中該第三預先充電模組為一 PMOS電晶體,其汲極電連接於該第二資料線,其閘極電連接於該第二控制訊號,其源極則電連接於一電源供應電壓。






•			•
			•
			•
			•
			r .
			•







		·
		*
		•
		٠
		,
		•

